(54) SHEET-LIKE LIQUID CRYSTAL DISPLAY AND MATRIX LIQUID CRYSTAL PANEL FOR CONSTITUTING ITS DISPLAY AND DRIVING CIRCUIT

(11) 2-254420 (A) (43) 15.10.1990 (19) JP


(21) Appl. No. 64-75105 (22) 29.3.1989


(71) HITACHI LTD (72) SATOSHI TAKASHIMIZU(2)

(51) Int. Cl⁵. G02F1/1345,G02F1/133,G09F9/30,G09G3/36

PURPOSE: To connect a matrix liquid crystal panel and a driving circuit so as to be freely attachable and detachable by driving the matrix liquid crystal panel, based on data stored in a memory element, and also, providing connecting electrodes on both matrix liquid crystal panel and driving circuit, respectively.

CONSTITUTION: When a line electrode scanning circuit 4 selects successively a line electrode 3, a voltage applied to a row electrode 2 is written successively in the liquid crystal of a part pinched by the row electrode 2 and the column electrode 3. In such a manner, by writing a signal voltage applied to the row electrode 2 in the liquid crystal of the part pinched by its column electrode 2 and the row electrode 3 selected successively, information given to a matrix liquid crystal panel 1 can be displayed. A column electrode driving circuit 4 and a row electrode scanning circuit 5 are, for instance, shift registers formed on the matrix liquid crystal panel 1, operated by a signal applied from an external driving circuit through connecting electrodes 4-1, 4-2, 4-3 and 5-1, 5-2 and 5-3, and drive the column electrode 2 and the row electrode 3, respectively.





13: memory. 14: column driving control signal generating circuit, 15: clock signal generating circuit, 16: counter, 17: row driving control signal generating circuit

(54) MATRIX TYPE DISPLAY DEVICE

(11) 2-254421 (A) (43) 15.10.1990 (19) JP


(21) Appl. No. 64-77730 (22) 28.3.1989

(71) MITSUBISHI ELECTRIC CORP (72) TAKASHI SUGAWARA(1)

(51) Int. Cl⁵. G02F1/136,G09F9/30,H01L21/3205,H01L27/12

PURPOSE: To improve the yield of an element by providing row and column dummy wirings for absorbing a static electricity surge on the further outside of a row electrode line and a column electrode line for the display of the outermost side respectively, and providing a dummy switching element on the intersection part of these row and column dummy wirings.

CONSTITUTION: Column electrode lines a_1 - a_5 , and dummy column electrode lines a_0 , a_6 , and dummy line electrode lines b_0 , b_5 for a screen display become a short circuit state through short circuit lines A -



(54) MANUFACTURE OF ACTIVE MATRIX DISPLAY DEVICE

(11) 2-254422 (A)

(43) 15.10.1990 (19) JP


(21) Appl. No. 64-77827 (22) 28.3.1989


(71) SHARP CORP (72) KEN KANAMORI(3)

(51) Int. Cl⁵. G02F1/136,G02F1/13,G09F9/00,G09F9/30,H01L21/82,H01L29/784

PURPOSE: To improve the manufacturing yield of a display device by confirming visually and easily a pixel defect in the case of a failure of a thin film transistor, at the time of bringing the display device to full driving by applying a driving voltage to all pixel electrodes through the thin film transistor.

CONSTITUTION: By applying a driving voltage to all pixel electrodes 5 through a thin film transistor TFT 6 from a gate bus 3 and a source bus wiring 4 of a liquid crystal display device, the display device is brought to full driving. In this case, in the case of a failure of the TFT 6, a pixel defect is confirmed visually and easily. In this pixel defect part, a joint metal 24 is irradiated with a laser light, etc., from the outside through the lower glass substrate 1 or the upper glass substrate 1. As a result, an extended end 16a, a base insulating film 11 and a joint metal layer 24 are melted mutually and a layer insulation layer is brought to dielectric breakdown and becomes a conducting state. In the same way, the conducting state is obtained between the electrode 5 side metallic piece 25 and the layer 24, as well. In such a way, a stand-by TFT 7 and the electrode 5 conduct. Also, a molten metal is not mixed into a liquid crystal since there is a protective film 17. In such a way, the pixel defect is corrected surely.





【상기 인용예1】

⑲ 日本国特許庁(JP)

⑩特許出願公開

四公開特許公報(A)

平2-254421

Sint. Cl. 5	識別記号	庁内整理番号	② 公開	平成2年(1990)10月15日
G 02 F 1/136 G 09 F 9/30 H 01 L 21/3205 27/12	5 0 0 3 3 0 3 4 3	7370—2H 6422—5C 6422—5C		
		7514-5F 6810-5F H 0 寒杏醇2	,	Z 青求項の数 1 (全4頁)

❷発明の名称 マトリクス型表示装置

②特 顧 平1-77730

②出 顯 平1(1989)3月28日

個発 明 者 頂

兵庫県尼崎市塚口本町8丁目1番1号 三菱電機株式会社

材料研究所内

切発明 者 羽山 昌 宏 兵庫県尼崎市塚口本町8丁目1番1号 三菱電機株式会社

材料研究所内

の出 頭 人 三菱電機株式会社

四代 理 人 弁理士 早瀬 憲一 東京都千代田区丸の内2丁目2番3号

1. 発明の名称

マトリクス型表示装置

2. 特許請求の範囲

(1) 絶縁性基板上に、複数の並行する行電極線、 旅行電極配線と交差する複数の並行する列電極配 線、上記行電極配線と列電極配線との各交差部に 接続されたスイッチング業子、及び上記各行電極 線と各列電極線とを短路する短路配線を配設し、 その上に変示材料を介して対向電極器板を配置し てなるマトリクス型衷示装置において、

最も外側の行電極線及び列電極線の外側にそれ ぞれ並行して配数された、画面表示に用いない行 電極ダミー配線及び列電極ダミー配線と、

該行電極ダミー配線と列電極ダミー配線との交 差郎に接続されたダミースイッチング素子とを値 えたことを特徴とするマトリクス型表示装置。

3. 発明の詳細な説明

(産業上の利用分野)

この発明はマトリクス型表示装置に関し、特に

マトリクスアレイ基板の構造に関するものである。

従来のマトリクス表示装置は、一般に基板上に 複数の行電極線と複数の列電極線とを交差させて **配設し、各々の行電循線と列電振線との交点にス** イッチング素子を記訟した構造を有している。

第3図はこのようなマトリクス表示装置の一例 を示しており、図において、b.~b・は行電極 線、a、~a、は列電振線であり、c,, c., …は各々の電極配線の交点に接続されたスイッチ ング素子である。液晶表示装置はこのような配線 構造を少なくとも対向する一対の基板の一方に構 成し、透明導電膜を有するもう一方の対向電極器 板との間に液晶等の表示材料を挟持させることに より構成している。

上記スイッチング素子c; 、c; 、 … として、 少なくとも1ヶの薄膜トランジスタ(以下、TF Tと略す) 等の非線形素子を用いた場合、第3図 に示すように各電極線が宜いに独立しているため、 TFTおよびTFTのドレイン電極に接続された

特閒平2-254421(2)

透明電極、及び上記配線からなるマトリクスアレイ基板は静電気による絶縁破壊等をひき起こしやすい。このため、従来においては静電気による素子破壊の対策として、各配線間を短続することにより、各配線を同電位に保ち、マトリクスアレイ 基板が静電気にさらされても影響を受けないような構造がとられている。

電極級は短路状態になり、マトリクスアレイ基板が静電気にさらされても、マトリクスアレイ基板内はいたる所で同電位であるので、スイッチング素子 c...c...…は静電気により破壊されることはない。

[発明が解決しようとする課題]

る短絡配線を用いている場合でも、表示画面端部 でのスイッチング業子の素子特性劣化や配線間短 絡等の静電気障害が発生しやすい等の問題があっ た。

この発明は上記のような問題点を解消するためになされたもので、高パルス電圧が配線端子等に印加された場合においても、表示画面端部のスイッチング素子等の静電気臓客を函避することができるマトリクス型炎示装置を得ることを目的とする。

(課題を解決するための手段)

この発明に係るマトリクス表示装置は、マトリクスアレイ基板上の最も外側の行電極線及び列電機線のさらに外側にそれぞれ、両面表示には用いない行ダミー配線及び列ダミー配線を設け、 貸行ダミー配線と列ダミー配線との交接部にダミースイッチング素子を接続したものである。

(作用)

この発明においては、最も外側の行電極線及び 列電極線のさらに外側に行及び列ダミー配線を改 け、物行及び列ダミー電極の交差部にダミースイッチング素子を接続したから、静電気等による高パルス電圧がマトリクスアレイ基板に印加されてもダミー配線部分でのダミースイッチング素子等で静電気ストレスが吸収されることとなり、西面端部でのスイッチング素子等の劣化を訪ぐことができ、これにより表示画内の業子歩智りを向上でき、生産性を高め、コスト低下、信頼性向上を図ることができる。

[実施例]

以下、本発明の一実施例を図について説明する。 第1図は本発明の一実施例によるマトリクス型 表示装置のマトリクスアレイ基板の構成例を示し、 図においてa、~a。は画面表示用の列電極線、 b、~b。は画面表示用の行電極線、c、、c、、 …は各電極線の交差点に設けた薄膜トランジスタの 等のスイッチング素子で、接薄膜トランジスタの 活性階としてはアモルファスシリコン膜あるによ 多結晶シリコン膜等が用いられている。またA~ 片は各配線間を短絡するための短絡線、a。、a。

特開平2-254421(3)

画面表示用の列電極線 a . ~ a , 、 行電極線 b , ~ b . 及びダミー列電極線 a . . a . 、 ダミー行電極線 b . . . b , は短絡線 A ~ ii を介して短絡状態となっており、アレイ基板が静電気等で帯電状態になってもマトリクスアレイ基板内はいたる所で同電位であるので、行電極線と列電極線の交差部分にある配線の度ね合わせ部分やスイッチング

は上記列登極線のうち最も外側の電極線a..a。 菓子c..c., …は静電気により破壊されるこのさらに外側に配設されたダミー列電極線。b... とはない。

さらに、TPT-LCD製造における、液晶配 前庭の配向処理のためのラビング工程のように、 ラビング布で基板表面を控る等により高電圧の作 貫気が発生する場合において、短路線A~Hが接 地されていると、ラビング布が金属端子等に近接 する近接過程で、ラビング布と端子金属間等に静 電気によるコロナ放電等のサージ電圧が印加され、 基板の画面表示端部のスイッチング業子、配線等 が短絡、煮子特性低下等の静電気障害を受けやす い。ところが本慈茂では、ダミー電極線a╸,a。 及びり。、り、及びダミースイッチング素子は、、 d:,…により静電気サージが吸収されることと なり、適面表示用のスイッチング案子及び配線で のダメージを防止あるいは軽減することができる。 このように本実施例では、画面表示用配線の外 側にダミー記線及びダミースィッチング業子を設 けたので、画面周辺部から高電圧の静電気サージ

が印加された場合でも、表示画面内のスイッチン

グ案子や記録を移電気魔客から保護することができ、マトリクスアレイ 落板の業子参留りを向上でき、生産性を高め、製造コスト低下、信銀性同上を図ることができる。

なお、上記実施例においては複数の行電極線及び列電極線の外側にダミー配線及びダミースイッチング素子を設ける例を示したが、ダミー配線は 静電気障害の発生しやすい方の配線についてのみ 扱けても良く、この場合も上記実施例と同様の効果を得ることができる。

また、ダミースイッチング素子は、面面表示に 使用しないため、必ずしも表示画面内の素子と同 一様成の素子を用いる必要はなく、静電を有しジ を吸収するに十分な、スイッチング機能を有しない容量性素子でも良く、この場合変示電極部分に 遮光性を持たすため、表示電極用の透明電極のか わりに他のAL、CT等の非透光性の金属電極を 用いても良い。このような構成においても上記実 節例と網縁の効果を得ることができる。

(発明の効果)

以上のように、この発明に係るマトリクス型表示装置によれば、最も外側の表示用の行電極級のおらに外側に、静電行及び列をこって外側に、静電行及び列がミー配線を設け、旅行及び列がミー配線の交差部にダミースイッチング素子を配したので、西面表示部分のスイッチング素子を等したので、西面表示部分のスイッチング素子をいるないでき、型造することができ、型造する素子が留向上を図り、生産性を高めることができる効果がある。

4. 図面の簡単な説明


類1図はこの発明の一実施例によるマトリクス 型表示装置を示す図、第2図は従来の静電気対策 を施したマトリクス型表示装置を示す図、第3図 は従来のマトリクス型表示装置を示す図である。

図において、a、~a。は表示用列電極線、b、 ~b。は表示用行電極線、c、. c。. …は表示 用スイッチング素子、a。. s。はダミー列電極 線、b。. b。はダミー行電板線、d、. d。.

特開平2-254421 (4)


…はダミースイッチング素子である。 なお図中周一符号は同一又は相当部分を示す。

代理人 早 激 意 一




Q0~Q6:グト・対定が終 D0~D5:グト・対電が終 d1.Q2~: グト・スト・ナンボチ C1,Q2~: グト・スト・ナンボチ

第 2 図



第 3 図



-152-

715